문서 ID: 000090620 콘텐츠 형태: 오류 메시지 마지막 검토일: 2024-04-09

오류: intel_jesd204c_f_0: 실행 시 오류: quartus_tlg --verbose <local path="">/0001_intel_jesd204c_f_0_gen/simulation/models/jesd204c_f_ed</local>

환경

    인텔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Windows* OS에서 Quartus® Prime Pro Edition 소프트웨어 v21.4의 문제로 인해 F-타일 JESD204C FPGA IP의 예제 디자인을 생성할 때 이 오류가 나타납니다. 이 오류는 OS에서 지원하는 파일 경로의 길이로 인해 발생합니다.

해결 방법

이 문제를 해결하기 위한 두 가지 솔루션이 있습니다.

  1. Windows* OS 설정에서 환경 변수 (관리자용 사용자 변수) TEMP 및 TMP 의 경로를 더 짧은 경로(예:

    1. 보낸 사람:

      임시 C:\Users\MyUserName\AppData\Local\Temp

      TMP C:\Users\MyUserName\AppData\Local\Temp

      받는 사람:

      온도 C:\Temp

      TMP C:\Temp

  2. 더 긴 파일 경로를 지원하도록 Windows* OS 설정을 변경합니다.
  • Windows 시작에서 regedit를 검색하여 엽니다.
  • Computer\HKEY_LOCAL_MACHINE\SYSTEM\CurrentControlSet\Control\FileSystem 경로로 이동합니다.
  • LongPathsEnabled를 찾아 두 번 클릭합니다.
  • 값 데이터를 0에서 1로 변경하고 확인을 클릭합니다.
  • PC를 다시 시작하고 예제 디자인을 생성합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 4 제품

HardCopy™ ASIC 장치
인텔® Agilex™ FPGAs 및 SoC FPGAs
인텔® Arria® 10 FPGA 및 SoC FPGA
인텔® Stratix® 10 FPGA 및 SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.