문서 ID: 000090637 콘텐츠 형태: 정오표 마지막 검토일: 2023-01-11

F-Tile 이더넷 멀티레이트 인텔® FPGA IP PTP가 활성화되고 FEC가 활성화되지 않은 100GE-4 프로파일이 시뮬레이션에서 o_p0/p1/p2/p3_rx_ptp_ready 주장하지 못하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 인터페이스
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.1의 문제로 인해 F-Tile 이더넷 멀티레이트 인텔® FPGA IP 100GE-4 프로필에 PTP가 활성화되어 있고 FEC가 활성화되지 않아 올바르게 작동하지 않으며 rx_ptp_ready 포트가 주장하지 못합니다.

    해결 방법

    22.1에서는 이 문제에 대한 해결 방법이 없습니다.
    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 해결될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Agilex™ 7 FPGA 및 SoC FPGA I-시리즈

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.