인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.1의 문제로 인해 F-Tile Dynamic 재구성 제품군의 VHDL 설계 예시 구현이 올바르게 시뮬레이션되지 인텔® IP.
Cadence® Xcellium 시뮬레이터는 아래와 유사한 텍스트가 포함된 dr_cpu_ctrl_inst 모듈과 관련된 경고를 생성합니다.
Defparam 결과를 비 Verilog 인스턴스로 전파하려고 시도했습니다.
시뮬레이션에서 이 문제를 해결하려면 run_xcelium.sh 파일을 편집하여 새로운 일반 스위치를 추가하여 QTLG 흐름에서 생성된 올바른 *_combined mif 파일로 dr_cpu_ctrl DMEM_INIT_FILE 설정합니다.
참고: Quartus 지원-로직 생성 단계가 실행된 후에만 올바른 mif 파일 이름이 사용되었는지 확인하십시오.
필요한 할당의 예는 다음과 같습니다.
xmelab -relax -timescale '1 ps /1 ps' -access +rwc -일반 "basic_avl_tb_top.eth_f_hw.dr_dut:dr_f_0.dr_cpu_ctrl_inst:DMEM_INIT_FILE => \"eth_f_hw__combined_z1577a_x0_y166_n0.mif\"basic_avl_tb_top
이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 해결될 예정입니다.