문서 ID: 000090687 콘텐츠 형태: 정오표 마지막 검토일: 2022-05-10

인텔® Quartus® Prime Pro Edition 소프트웨어에서 서로 다른 구성으로 Interlaken(2세대) 인텔® FPGA IP 코어의 여러 인스턴스화를 사용할 때 컴파일 실패와 기능적 문제가 모두 표시되는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • Interlaken (2세대) 인텔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 20.2 이전의 문제로 인해 설계에서 Interlaken(2세대) 인텔® FPGA IP 코어의 다양한 구성을 인스턴스화하면 문제가 발생할 수 있습니다. 파일 uflex_ilk_dcore.sv는 지적 재산권(IP)의 각 구성에 고유하지 않으며 이로 인해 컴파일 및 기능 문제가 발생할 수 있습니다.

    해결 방법

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 20.2 이상에서 이 문제를 해결하려면 사용할 Interlaken(2세대) 인텔® FPGA IP 코어의 각 구성에 대해 파일 uflex_ilk_dcore.sv를 통일합니다.

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 20.3부터 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    인텔® Agilex™ FPGAs 및 SoC FPGAs
    인텔® Stratix® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.