문서 ID: 000090770 콘텐츠 형태: 오류 메시지 마지막 검토일: 2022-05-26

오류(265064): 사양 파일 인텔 FPGA IP Evaluation Mode "ip/jesd_rx_bare/jesd_rx_bare_intel_jesd204c_f_0/intel_jesd204c_f_100/synth/rx/j204c_f_rx_base.ocp"

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro 에디션 v21.4의 문제로 인해 F-Tile JESD204C 인텔® FPGA IP 생성할 때 이 오류가 나타납니다.

    오류(265064): 인텔 FPGA IP Evaluation Mode 사양 파일 "ip/jesd_rx_bare/jesd_rx_bare_intel_jesd204c_f_0/intel_jesd204c_f_100/synth/rx/rx/j204c_f_rx_base.ocp" 대상 엔티티 "j204c_f_rx_base", 하지만 엔터티 "j204c_gdr_rx_base"은 사양 파일에 정의되어 있습니다.
    오류(18389년): 인텔 FPGA IP Evaluation Mode 사양 파일을 읽을 수 없습니다. "ip/jesd_rx_bare/jesd_rx_bare_intel_jesd204c_f_0/intel_jesd204c_f_100/synth/rx/j204c_f_rx_base.ocp가 잘못되었습니다"

    해결 방법

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 v22.1부터 해결됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Agilex™ FPGAs 및 SoC FPGAs

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.