설명
인텔 Agilex® 7 ES 장치 Errata Sheet 및 사용자 지침(ES-1069)에 자세히 설명된 알려진 문제로 인해. PCI Express용 P-Tile Avalon® 스트리밍 인텔® FPGA IP 사용하는 경우, 다기능 기능이 활성화된 상태에서 각 가상 기능(VF)에 대한 PCI Express 장치 상태 레지스터(오프셋 0x07Ah 비트 [5]: 트랜잭션 보류 중인 비트)가 쓰기-1-클리어 상태 레지스터(RW1C)로 구현됩니다. PCI Express Base 사양 개정판 4.0 버전 1.0은 다기능 기능이 활성화될 때 이 레지스터를 읽기 전용(RO)으로 구현해야 한다고 명시하고 있습니다. 이 문제로 인해 기능 장애가 발생하지 않습니다.
해결 방법
이 문제를 해결할 계획은 없습니다. 이 문제를 해결하기 위해 응용 프로그램 로직은 CII(Configuration Intercept Interface) 또는 직접 사용자 Avalon® 메모리 매핑 인터페이스를 사용하여 이 레지스터에 대한 구성 액세스를 수정할 수 있습니다.