문서 ID: 000091014 콘텐츠 형태: 문제 해결 마지막 검토일: 2023-02-15

PCI Express*용 P-Tile 인텔® FPGA IP 사용할 때 하드 IP 재구성 인터페이스가 교착 상태에 빠지는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
    인터페이스
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

PCI Express*용 P-Tile 인텔® FPGA IP 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.2 및 이전 버전으로 인해 하드 IP 재구성 인터페이스는 "hip_reconfig_waitrequest_o"로 교착 상태에 빠질 수 있습니다. "pin_perst_n"을 사용하여 PCI Express*용 P-Tile 인텔® FPGA IP 재설정하여 문제를 해결할 수 없습니다.

해결 방법

이 문제를 방지하려면 하드 IP 재구성 인터페이스 가 "pin_perst_n"라는 어설션 중에 사용되지 않도록 하십시오.

이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.3부터 해결됩니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 2 제품

인텔® Agilex™ F-시리즈 FPGAs 및 SoC FPGAs
인텔® Stratix® 10 DX FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.