문서 ID: 000091170 콘텐츠 형태: 오류 메시지 마지막 검토일: 2023-03-31

오류(19261): 신호 pcie_rstn_pin_perst PCIe HIP에서 nPERST로 사용할 수 있는 이중 목적 핀인 위치로 제한되었습니다.

환경

  • 인텔® Quartus® Prime Pro Edition
  • PCI Express*용 Avalon-ST 인텔® Stratix® 10 하드 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    1SG040* 장치 OPN을 대상으로 하는 PCI Express용 인텔® Stratix® 10 하드 IP가 포함된 디자인을 컴파일할 때 다음 오류가 표시됩니다.
    이 장치 패키지의 nPERSTL0 핀은 이중 목적이며 3.0 V 뱅크에 있습니다.

    오류(19261): 신호 pcie_rstn_pin_perst PCIe HIP에서 nPERST로 사용할 수 있는 이중 목적 핀인 위치로 제한되었습니다.

    해결 방법

    이 핀을 1.2 V, 1.5 V, 1.8 V, 2.5 V 또는 3.0 V LVTTL의 I/O 표준으로 PCI Express nPERST로 사용할 경우 GPIO 사용을 비활성화하고 오류를 해결하기 위해 인텔® Quartus® Prime Software 설정 파일(.qsf)에 다음 할당을 추가해야 합니다.
    set_instance_assignment -name USE_AS_3V_GPIO ON -to pin_name

    예제:
    set_instance_assignment -name USE_AS_3V_GPIO ON -to pcie_rstn_pin_perst

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.3부터 해결됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.