설명
인텔 Agilex 7 F-시리즈 019/023, 인텔 Agilex 7 I-시리즈 019/023 및 향후 장치에서 Avalon® 스트리밍 x16 또는 Avalon® 스트리밍 x32 구성 모드를 사용하는 경우, FPGA 복구할 수 없는 오류 상태에 들어갈 때 FPGA 전원을 공급할 필요가 없도록 이중 목적 핀 사용 제한이 있습니다.
해결 방법
Avalon 스트리밍 x16 또는 x32 구성 체계에 대한 이중 목적 핀 제한은 다음 표를 참조하십시오.
| 이중 목적 핀 | Avalon® 스트리밍 x16 | Avalon 스트리밍 x32 | ||
| 사용자 모드에서 사용되지 않음 | 사용자 모드에서 사용 | 사용자 모드에서 사용되지 않음 | 사용자 모드에서 사용 | |
| AVST_CLK | 설정: 입력이 세로 명시된 대로 | 설정: 일반 I/O로 사용 핀 연결: 입력으로 사용되며 핀 할당에 모든 핀을 할당합니다. | 설정: 입력이 세로 명시된 대로 | 설정: 일반 I/O로 사용 핀 연결: 입력으로 사용되며 핀 할당에 모든 핀을 할당합니다. |
| AVST_VALID | ||||
| AVST_DATA[15:0] | ||||
| AVST_DATA[31:16] | 제한 없음; 모든 설정일 수 있습니다. | |||
노트:
1. 동일한 그룹 이름의 모든 핀은 핀 할당의 실제 핀에 할당되어야 합니다. 예를 들어, AVST_data[15:0] 핀의 핀 16개 중 2개만 사용하는 경우, 사용자 설계에서 사용하지 않은 핀을 포함하여 16개의 핀을 모두 실제 핀에 할당해야 합니다.
2. 핀 할당에 할당된 모든 핀은 풀업 또는 풀다운이 약한 알려진 상태여야 합니다.
3. 이 제한은 인텔 Agilex® 7 F-시리즈 012/014/022/027 및 인텔 Agilex® 7 I-시리즈 022/027 장치에는 적용되지 않습니다.
위의 정보는 인텔 Agilex® 구성 사용자 가이드에서도 확인할 수 있습니다.