문서 ID: 000091250 콘텐츠 형태: 문제 해결 마지막 검토일: 2023-03-20

인텔® FGT 또는 FHT 트랜시버 F-Tile PMA/FEC Direct PHY 인텔® FPGA IP 단어 정렬을 수행하려면 어떻게 합니까?

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    FEC를 사용하지 않을 때는 F-Tile PMA/FEC Direct PHY 인텔® FPGA IP 인텔® FGT 또는 FHT 트랜시버에는 단어 정렬 로직 기능이 없습니다.

     

    해결 방법

    인텔® FGT 또는 FHT 트랜시버 F-Tile PMA/FEC Direct PHY 인텔® FPGA IP FEC를 사용하지 않을 경우, FPGA 패브릭의 rx_parallel_data 버스에 고유한 단어 정렬 로직을 구현할 수 있습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Agilex™ FPGAs 및 SoC FPGAs

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.