설명
인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.2의 문제로 인해 QSYS를 설계 환경 모드로 선택하여 이더넷용 E-Tile 하드 IP인텔® FPGA IP 생성된 설계 예제가 컴파일 및 시뮬레이션에 실패하고 다음 오류 메시지가 표시될 수 있습니다. 성공적으로 컴파일할 수 있는 QSYS 모드 설계 예제에 대한 하드웨어 오류가 표시될 수 있습니다. 오류 메시지는 IP 설정에 따라 다릅니다.
인텔® Quartus® Prime Pro 컴파일 오류 및 경고 메시지의 예:
- 오류 (13458) : alt_ehipc3_hw.v (423)의 Verilog HDL 연속 할당 오류 : 할당의 왼쪽에있는 객체 "o_sl_tx_ready_1"는 순 유형을 가져야합니다.
- 오류(129001): fourteennm_iopll 프리미티브인 원자 "iopll_sclk_todsync_inst|altera_iopll_0|stratix10_altera_iopll_i|s10_iopll.fourteennm_pll"의 입력 포트 REFCLK가 법적으로 연결 및/또는 구성되지 않았습니다.
- 경고(16788): Net "i_clk_ref_0"에 alt_ehipc3_hw.v(260)에 드라이버가 없습니다.
- 경고(16788): Net "i_sl_clk_tx_0"에 alt_ehipc3_hw.v(272)에 드라이버가 없습니다.
시뮬레이션 오류 메시지의 예:
- 오류(억제 가능): ./basic_avl_tb_top.sv(175): (vopt-2912) 'ex_25G' 모듈에서 포트 'i_clk_ref'을(를) 찾을 수 없음(첫 번째 연결)
- 오류(억제 가능): ./basic_avl_tb_top.sv(196): (vopt-2912) 'ex_25G' 모듈에서 포트 'i_sl_clk_tx'을(를) 찾을 수 없음(3차 연결)
해결 방법
인텔® Quartus® Prime Pro Edition 소프트웨어 v22.2에서 이 문제를 해결하려면 NATIVE 설계 환경 모드에서 설계 예제를 생성하십시오.
이 문제는 버전 22.3 인텔® Quartus® Prime Pro Edition 소프트웨어에서 해결되었습니다.