문서 ID: 000091357 콘텐츠 형태: 문제 해결 마지막 검토일: 2023-08-16

Windows에서 F-타일 Serial Lite IV 인텔® FPGA IP 생성할 때 Serial Lite IV IP에 잘못된 데이터 속도가 설정된 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.1 및 이전 버전의 문제로 인해 Windows에서 F-Tile Serial Lite IV 인텔® FPGA IP 생성할 때 Serial Lite IV IP에 잘못된 데이터 속도가 설정된 것을 볼 수 있습니다.

    다음 생성된 파일에서 'EHIP_DATA_RATE' 매개 변수를 사용하여 확인할 수 있습니다.

    • <ip_name>\sl4_f_500\synth\hip\sl4_hip_<ip_name>_sl4_f_500_***.sv
    • <ip_name>\sl4_f_500\synth\hip\ sl4_hip_bb_<ip_name>_sl4_f_500_***.sv

    이로 인해 F-Tile Serial Lite IV 인텔 FPGA IP 포함하여 설계를 컴파일할 때 지원 로직 생성 오류가 발생할 수 있습니다.

    이 문제는 Linux에서는 발생하지 않습니다.

    해결 방법

    인텔 Quartus Prime Pro Edition 소프트웨어 버전 22.1에 대해 이 문제를 해결하기 위한 패치를 사용할 수 있습니다. 다음 링크에서 패치 0.19다운로드하고 설치합니다.

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.3부터 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Agilex™ I-시리즈 FPGAs 및 SoC FPGAs

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.