Windows에서 F-타일 Serial Lite IV 인텔® FPGA IP 생성할 때 Serial Lite IV IP에 잘못된 데이터 속도가 설정된 이유는 무엇입니까?

인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.1 및 이전 버전의 문제로 인해 Windows에서 F-Tile Serial Lite IV 인텔® FPGA IP 생성할 때 Serial Lite IV IP에 잘못된 데이터 속도가 설정된 것을 볼 수 있습니다.

다음 생성된 파일에서 'EHIP_DATA_RATE' 매개 변수를 사용하여 확인할 수 있습니다.

• <ip_name>\sl4_f_500\synth\hip\sl4_hip_<ip_name>_sl4_f_500_***.sv
• <ip_name>\sl4_f_500\synth\hip\ sl4_hip_bb_<ip_name>_sl4_f_500_***.sv

이로 인해 F-Tile Serial Lite IV 인텔 FPGA IP 포함하여 설계를 컴파일할 때 지원 로직 생성 오류가 발생할 수 있습니다.

이 문제는 Linux에서는 발생하지 않습니다.

인텔 Quartus Prime Pro Edition 소프트웨어 버전 22.1에 대해 이 문제를 해결하기 위한 패치를 사용할 수 있습니다. 다음 링크에서 패치 0.19를 다운로드하고 설치합니다.

• Windows용 패치 0.19(quartus-22.1-0.19-windows.exe)
• 패치 0.19 Readme(quartus-22.1-0.19-readme.txt)

이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.3부터 해결되었습니다.