문서 ID: 000091381 콘텐츠 형태: 문제 해결 마지막 검토일: 2022-07-14

PCI Express용 P-Tile 또는 F-Tile Avalon® 스트리밍 인텔® FPGA IP 8비트 이상의 주소로 구성 공간 레지스터에 액세스하기 위해 CII(Configuration Intercept Interface)를 사용할 때 예기치 않은 결과가 표시되는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • PCI Express*용 인텔® Wharf Rock Avalon-ST
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 v22.1 및 이전 버전의 문제로 인해 VIRTIO 지원이 활성화될 때 주소가 8비트 이상인 구성 인터셉트 인터페이스(CII)를 사용한 구성 공간 레지스터 액세스가 제대로 작동하지 않을 수 있습니다. 레지스터 주소의 하위 8비트가 VIRTIO 레지스터와 일치하는 구성 공간 레지스터 액세스는 상위 2개 주소 비트 값에 관계없이 VIRTIO 레지스터 액세스로 인식됩니다.

    해결 방법

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 v22.2에서 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    인텔® Agilex™ FPGAs 및 SoC FPGAs
    인텔® Stratix® 10 DX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.