문서 ID: 000091459 콘텐츠 형태: 문제 해결 마지막 검토일: 2023-09-12

PCI Express용 P-타일 Avalon® 스트리밍 인텔® FPGA IP의 TX 흐름 제어 인터페이스에서 크레딧 수가 일시적으로 감소하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 인터페이스
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.2 이하 버전의 문제로 인해 PCI Express용 P-타일 Avalon® 스트리밍 인텔® FPGA IP의 TX 흐름 제어 인터페이스에서 크레딧 수가 일시적으로 감소할 수 있습니다. 이 문제의 영향은 올바른 신용 수 값이 다음 클럭 주기에 반영되고 지적 재산권(IP)의 전체 신용 추적 무결성에 영향을 미치지 않기 때문에 감소된 신용 수 자체로 제한됩니다.

    해결 방법

    이 문제를 해결하려면 현재 크레딧 카운트 값을 이전 크레딧 카운트 값과 비교하여 감소된 크레딧 카운트 값을 무효화하는 사용자 로직에서 크레딧 카운트 필터를 구현합니다.

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 수정될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    인텔® Stratix® 10 DX FPGA
    인텔® Agilex™ F-시리즈 FPGAs 및 SoC FPGAs

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.