HPS F2H 인터페이스가 ACE-lite로 구성되고 ACE-lite 마스터(예: 캐시 일관성 번역기 IP 또는 사용자 정의 ACP 어댑터 IP)에 연결되어 인텔® Stratix® 10개 장치 또는 인텔 Agilex® 7 장치에서 플랫폼 디자이너 도구에서 설계를 생성할 때 아래 오류가 나타날 수 있습니다.
오류: Interconnect가 필요하지만 현재 아셀라이트 인터페이스 유형에는 지원되지 않습니다.
이 오류는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.1 이상에서만 보고되었습니다.
현재 플랫폼 설계 도구는 연결이 올바르게 작동하도록 ACE-lite 마스터 슬레이브 쌍 사이에 어댑터를 추가하지 않습니다. Quartus 버전 22.1의 플랫폼 설계 도구는 ACE-lite 연결을 확인하기 시작하고 ACE-lite 연결 간에 신호 불일치가 발견되면 오류를 보고합니다. 설계자는 ARID, AWID, BID, RID, ARUSER, AWUSER 등 모든 신호를 확인하여 ACE-lite 연결이 예상대로 작동하는지 확인해야 합니다.
HPS F2H ACE-lite 인터페이스를 사용하는 경우, ACE 라이트 마스터에서 ARID, AWID, BID 및 RID의 폭을 HPS F2H ACE-lite 인터페이스와 정확히 일치하도록 5로 설정해야 합니다. ARUSER 및 AWUSER 신호는 ACE-lite 연결 간에 정확하게 일치해야 합니다.