문서 ID: 000091477 콘텐츠 형태: 오류 메시지 마지막 검토일: 2023-09-12

저지연 이더넷 10G MAC 인텔® FPGA IP 설계 예가 컴파일에 실패하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime 디자인 소프트웨어
  • 저지연 이더넷 10G MAC 인텔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.1의 문제로 인해 사전 설정된 10GBase-R Example Design을 사용하여 생성된 저지연 이더넷 10G MAC 인텔® FPGA IP Design Example이 아래와 같은 오류 메시지와 함께 컴파일되지 않습니다.

    오류: /alt_em10g32_0_EXAMPLE_DESIGN/LL10G_10GBASER/rtl/address_dec/ip/address_dec/address_dec_merlin_mstr_trans_0.ip를 여는 동안 오류가 발생했습니다.

    해결 방법

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.3부터 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 5 제품

    Arria® V FPGA 및 SoC FPGA
    인텔® Cyclone® 10 FPGA
    인텔® Stratix® 10 FPGA 및 SoC FPGA
    Stratix® V FPGA
    인텔® Arria® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.