문서 ID: 000091590 콘텐츠 형태: 오류 메시지 마지막 검토일: 2023-06-01

효율성 모니터가 활성화된 인텔 Agilex® 7 FPGA EMIF IP 설계 예제를 시뮬레이션하는 동안 ModelSim*-인텔® FPGA 소프트웨어 시뮬레이터가 오류를 생성하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime 디자인 소프트웨어
  • 인텔® FPGA 시뮬레이션 도구
  • 외부 메모리 인터페이스 디버그 구성 요소 인텔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    효율성 모니터가 활성화된 인텔 Agilex FPGA® EMIF IP 설계 예에 대한 RTL(레지스터 전송 수준) 시뮬레이션을 실행하는 동안 다음 오류 메시지와 함께 오류가 발생합니다.

    오류(vsim-8604) .. /ip/ed_sim/ed_sim_dut/altera_amm_effmon_191/sim/altera_amm_effmon_single_top.sv(246): NaN(숫자가 아님) 분할 작업으로 인한 결과

    해결 방법

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.2 이상 버전에서 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    인텔® Agilex™ FPGAs 및 SoC FPGAs
    인텔® FPGA 구성 장치

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.