문서 ID: 000091592 콘텐츠 형태: 오류 메시지 마지막 검토일: 2023-06-01

인텔® Quartus® Prime Pro Edition 소프트웨어 v21.2에서 더 높은 작동 주파수에서 멀티랭크 DDR4 LRDIMM에서 인텔 Agilex 7 FPGA EMIF 트래픽 생성기가 실패하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime 디자인 소프트웨어
  • 인텔® FPGA 프로그래밍 소프트웨어
  • 메모리 모델
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔 AGILEX® 7 장치 EMIF 트래픽 생성기에서 BL8 버스트의 시작 또는 끝에 비트 오류가 발생할 수 있습니다. 이 오류는 주로 버스 소요 시간 설정이 부정확하기 때문에 발생합니다.

    해결 방법

    ® 인텔 Agilex 7 장치 EMIF 트래픽 생성기는 EMIF IP GUI->컨트롤러 탭을 통해 다음 매개변수에 버스 소요 시간을 추가한 후 통과하기 시작합니다. 예를 들어, 다음 매개변수에서 + 3 사이클:


    rd_to_wr_same_chip

    wr_to_rd_same_chip

    rr_to_rd_diff_cihp

    rd_to_wr_diff_chip

    wr_to_wr_diff_chip

    wr_to_rd_diff_chip

    추가 정보

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 해결될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Agilex™ FPGAs 및 SoC FPGAs

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.