문서 ID: 000091615 콘텐츠 형태: 오류 메시지 마지막 검토일: 2022-09-01

비 AXI 백프레셔 모드에서 인텔® Stratix® 10MX/NX FPGA 높은 대역폭 메모리(HBM2) IP 쓰기 응답 경로에 데이터 손실이 있는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime 디자인 소프트웨어
  • 외부 메모리 인터페이스 인텔® Stratix® 10 IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.4 및 22.1의 문제로 인해 비 AXI 백프레셔 모드의 쓰기 응답 경로에 대한 데이터 손실은 아래의 이유로 인해 예상됩니다.

    인텔® Stratix® 10MX/NX FPGA 높은 대역폭 메모리(HBM2) IP에서 AXI 백프레셔가 활성화되지 않으면 쓰기 응답이 손실될 수 있습니다. 그 이유는 패브릭이 단일 사이클에서 두 개의 쓰기 응답을 받을 수 있다는 것입니다.

    비압축 모드에서는 사이클의 읽기 응답 버퍼링만 있습니다. 데이터 손실은 한 쌍의 쓰기 응답이 수신되는 두 번의 백투백 주기가 있을 때 발생합니다. 패브릭 클럭이 상대적으로 낮을 때 가장 널리 퍼진 문제입니다. 인터페이스에서 쓰기 명령 속도를 줄임에도 불구하고, 새로 고침 주기로 인해 인텔® Stratix® 10 MX/NX FPGA BMC 장치에서 많은 쓰기 명령을 버퍼링하는 경우, 새로 고침이 완료되면 그에 상응하는 응답이 넘쳐나게 됩니다.

     

     

    해결 방법

    AXI4 준수 백프레서 처리와 마찬가지로 인텔® Stratix® 10MX/NX FPGA 높은 대역폭 메모리(HBM2) IP에서 동일한 FIFO인스턴스화하는 것이 좋습니다. 이 경우 지역 페널티가 부과되지만, 각 의사 채널의 FIFO에는 하나의 MLAB(카운터용 일부 ALM)만 필요합니다.
     
    이 문제는 현재 인텔® Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 해결될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    인텔® Stratix® 10 MX FPGA
    인텔® Stratix® 10 NX FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.