예, 최종 인텔® Stratix® 10개의 IBIS 모델, stratix10 models.xls (모델 목록) 및 stratix10_v3p0.ibs( stratix10.zip 내부 IBIS 파일)에 대한 몇 가지 업데이트/변경 사항이 있습니다.
1. stratix10 model.xls 파일에서 dsstl12, dpod12, sstl12 및 pod12 IBIS 모델 이름을 p0 및 s1 또는 p0의 조합 설정과 온칩 종료(OCT)로 제거했습니다.
이는 모델 dsstl12, dpod12, sstl12 및 pod12가 사전 강조 설정이 0(p0)으로 잘못 나열되어 있기 때문입니다. 이러한 I/O 표준은 슬루 속도가 1일 때 0의 사전 강조 설정을 지원하지 않습니다.
2. stratix10_v3p0.ibs 파일에서 [핀] 키워드 아래에 sstl18ii_in_hps_lv IBIS 모델 이름을 추가했습니다.
sstl18ii_in_hps_lv 모델이 존재하지만 [Pin] 키워드 아래 선언 섹션에서 누락되어 있기 때문입니다.
3. stratix10_v3p0.ibs 및 stratix10 model.xls 파일에서 1.2V, 1.5V, 1.8V, 2.5V, 3.0V LVCMOS 및 3.0V LVTTL IBIS 모델 이름에서 'p0' 설정을 제거했습니다.
1.2V, 1.5V, 1.8V, 2.5V, 3.0V LVCMOS 및 3.0V LVTTL 모델에 p0 설정이 잘못 포함되어 있기 때문입니다. 이러한 I/O 표준은 사전 강조 기능을 지원하지 않습니다.
4. stratix10 models.xls 파일에서 HPS I/O 뱅크에 지원되는 1.8V LVCMOS IBIS 모델 이름을 추가했습니다.
HPS I/O 뱅크에 지원되는 1.8V LVCMOS IBIS 모델 이름이 stratix10 models.xls 파일에 누락되어 있기 때문입니다. 누락된 모델은
a. 18_io_d10s0_hps_lv
B. 18_io_d10s1_hps_lv
c. 18_io_d12s0_hps_lv
d. 18_io_d12s1_hps_lv
전자. 18_io_d16s0_hps_lv
F. 18_io_d16s1_hps_lv
G. 18_io_d2s0_hps_lv
H. 18_io_d4s0_hps_lv
i. 18_io_d4s1_hps_lv
J. 18_io_d6s0_hps_lv
k. 18_io_d6s1_hps_lv
l. 18_io_d8s0_hps_lv
m. 18_io_d8s1_hps_lv
N. 18_io_r25_hps_lv
O. 18_io_r50_hps_lv
인텔® Stratix® 10개의 models.xls 및 stratix10_v3p0.ibs 파일은 향후 개정에서 수정될 것입니다.