문서 ID: 000091738 콘텐츠 형태: 문제 해결 마지막 검토일: 2023-08-15

읽을 때 HDMI 인텔® FPGA IP 상태 플래그 SCDCS 레지스터 비트 0(clock_detected)이 항상 0인 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • HDMI*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    HDMI 인텔® FPGA IP의 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.3의 문제로 인해 상태 플래그 SCDCS 레지스터 비트 0(clock_detected)을 읽을 때 값을 0으로 잘못 반환합니다. 이 문제는 TMDS 모드에서 HDMI 인텔® FPGA IP 사용하는 설계에만 영향을 줍니다.

    해결 방법

    HDMI 인텔® FPGA IP 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.3을 사용할 때 이 문제를 해결하려면 패치 0.43을 설치하십시오.

    Windows용 Prime Pro Edition 버전 21.3 패치 인텔® Quartus® 패치 다운로드(.exe)

    Linux용 Prime Pro Edition 버전 21.3 패치 0.43인텔® Quartus® 패치 다운로드(.run)

    인텔® Quartus® Prime Pro Edition 버전 21.3 패치 0.43(.txt)용 Readme 다운로드

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 수정될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 3 제품

    인텔® Arria® 10 FPGA 및 SoC FPGA
    인텔® Cyclone® 10 FPGA
    인텔® Stratix® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.