문서 ID: 000091739 콘텐츠 형태: 문제 해결 마지막 검토일: 2023-09-12

동일한 채널에서 Intel Agilex® 7 장치와 TX 및 RX 심플렉스 모드를 병합할 때 SDI II 인텔® FPGA IP 다중 속도(최대 12G-SDI) 설계가 작동하지 않는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 인터페이스
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    패치 0.06이 설치된 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.2의 문제로 인해 동일한 채널에서 TX 및 RX 심플렉스 모드를 병합할 때 F-타일 SDI II 인텔® FPGA IP 다중 속도(최대 12G-SDI) 설계가 작동하지 않습니다.

    이 문제는 동일한 채널에서 TX 및 RX 심플렉스 모드를 모두 사용하는 HD-SDI, 3G-SDI 및 트리플 레이트(최대 3G-SDI) 설계에는 영향을 미치지 않습니다.

    해결 방법

    이 문제를 해결하려면 다중 속도 설계에서 TX 및 RX 심플렉스 모드를 사용할 때 TX 및 RX 레인을 두 개의 다른 채널로 분리해야 합니다.

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 수정될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Agilex™ FPGAs 및 SoC FPGAs

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.