설명
인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.2의 문제로 인해 F-tile SDI II 인텔® FPGA IP 예제 디자인을 생성할 때 prime Pro 컴파일 인텔® Quartus® 동안 AXIS-VVP Full 활성화 및 개발 키트 없음이 선택되어 있는 동안 다음과 같은 오류 메시지가 나타납니다.
- 오류(20521): IOPLL axi4s_clk_iopll_inst|axi4s_clk_iopll|tennm_pll 입력 리프클은 불법 소스인 가상 핀에 의해 구동됩니다. IOPLL refclk의 소스는 다른 IOPLL 또는 전용 리프클크 입력 핀이어야 합니다.
해결 방법
이 문제를 해결하기 위해, F-tile SDI II 인텔® FPGA IP 디자인 예에서 AXIS-VVP 전체 활성화를 사용하여 개발 키트 없음을 선택할 때, 인텔® Quartus® 설정 파일(QSF) 파일 설정에서 clk_3a_gpio_p_2> VIRTUAL_PIN ON의 주석 줄 다시 컴파일합니다. 이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 해결될 예정입니다.
