설명
인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.2 이하의 문제로 인해 인텔® Stratix® 10 장치 제품군을 대상으로 하는 설계를 컴파일할 때 이 내부 오류가 표시될 수 있습니다.
이 오류는 refclk에 LVDS I/O 표준이 할당되고 extclk_out 포트에 차동 1.2-V SSTL I/O 표준이 할당된 IOPLL 인텔® FPGA IP가 포함된 설계에서 발생합니다.
해결 방법
이 오류를 방지하려면 차동 1.2-V SSTL은 extclk_out 포트에 대해 지원되지 않는 I/O 표준이므로 extclk_out 포트의 I/O 표준을 LVDS로 변경합니다.