설명
인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.2 이전의 문제로 인해 LVDS SERDES 인텔® FPGA IP 포함하는 인텔 Agilex® 7 FPGA 디자인을 컴파일하는 동안 이 내부 오류가 나타날 수 있습니다. 이 오류는 RX 및 TX 블록의 데이터 속도가 동일하지 않을 때 발생합니다.
해결 방법
이 문제를 해결하려면 RX 및 TX 블록의 데이터 속도를 변경하여 둘 다 동일하게 설정하십시오.
이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.3부터 해결됩니다.