Quartus Prime Pro Edition 소프트웨어 버전 22.2 이상의 문제로 인해 Stratix® 10 GX FPGA용 PCI Express용 L-타일 및 H-타일 Avalon® 메모리 매핑 FPGA IP에서 PCI Express 링크 검사기 디버깅 도구를 수행할 때 다음 오류가 발생합니다.
경고: pcie_link_inspector 및 JTAG 마스터를 찾을 수 없습니다.
오류 : master_read_32 : 오류 : 주어진 경로가 유효하지 않습니다.
실행 중
"master_read_32 $slave [expr $base_addr - {$address_hex*4}] 1"
(절차 ." pli_read32" 2행)
내부에서 호출됨
"pli_read32 $pli_adne $ltssm_base_addr 0x01"
(절차 "ltssm_debug_check" 2행)
내부에서 호출됨
"ltssm_debug_check"
(파일 "TCL/link_insp_test_suite.tcl" 176행)
내부에서 호출됨
"출처: TCL/link_insp_test_suite.tcl"
(파일 "C:/Temporary/TCL/pcie_link_inspector.tcl" 26행)
내부에서 호출됨
"출처 $PATH/pcie_link_inspector.tcl"
이 문제를 해결하려면 TCL 폴더 및 .sof 파일을 PCI Express 예제용 L-타일 및 H-타일 Avalon® 메모리 매핑된 FPGA IP에서 프로젝트 디렉터리로 복사한 다음 설계된 대로 읽습니다.
열거를 위해 시스템을 재부팅합니다. 아래 명령을 실행합니다.
$ 출처: TCL/setup_adme.tcl
$ 출처 TCL/xcvr_pll_test_suite.tcl
$ 출처: TCL/ltssm_state_monitor.tcl
$ 출처: TCL/link_insp_test_suite.tcl
$ 출처 TCL/hip_reconfig_display.tcl
$ ltssm_display 25
이 문제는 예제 설계 생성 중에 Quartus® Prime Pro Edition 소프트웨어 v22.2에서 해결되었습니다.