문서 ID: 000092145 콘텐츠 형태: 문제 해결 마지막 검토일: 2022-12-07

FIR II 인텔® FPGA IP 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.1에서 생성하지 못하는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
    FIR II 인텔® FPGA IP

Windows® 10 family

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

FIR II 인텔® FPGA IP 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.1로 업그레이드할 때 여러 Avalon 스트리밍 매개변수를 생성합니다.

 

오류: ip_firII.fir_컴파일러_ii_0: 알 수 없는 오류가 있습니다.

오류: ip_firII.fir_컴파일러_ii_0: 출력 비트 폭이 1보다 커야 합니다.

오류: ip_firII.fir_compiler_ii_0: 포트 ast_sink_data 정교해진 후 완전히 정의되지 않았습니다.

오류: ip_firII.fir_compiler_ii_0: 포트 ast_source_data 정교해진 후 완전히 정의되지 않았습니다.

오류: ip_firII.fir_compiler_ii_0.avalon_streaming_sink: 데이터 폭(-1)은 bitsPerSymbol(8)의 배수여야 합니다.

오류: ip_firII.fir_compiler_ii_0.avalon_streaming_sink: 유형 데이터의 신호 ast_sink_data[-1]의 폭이 있어야 합니다[1-8192]

오류: ip_firII.fir_compiler_ii_0.avalon_streaming_source: 유형 데이터의 신호 ast_source_data[-1]의 폭이 있어야 합니다[1-8192]

오류: ip_firII.fir_compiler_ii_0.avalon_streaming_source: "심볼당 데이터 비트"(dataBitsPerSymbol) 0은 범위를 벗어난 경우: 1-131072

 

이러한 오류는 Windows*에만 나타납니다.

해결 방법

FIR II 인텔® FPGA IP 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.1을 사용할 때 이 문제를 해결하려면 패치 0.16을 설치 하십시오.

관련 제품

이 문서는 다음 항목에 적용됩니다. 10 제품

Arria® II FPGA
Arria® V FPGA 및 SoC FPGA
인텔® Arria® 10 FPGA 및 SoC FPGA
Cyclone® IV FPGA
Cyclone® V FPGA 및 SoC FPGA
인텔® Cyclone® 10 FPGA
인텔® MAX® 10 FPGA
인텔® Stratix® 10 FPGA 및 SoC FPGA
Stratix® IV FPGA
Stratix® V FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.