인텔® Quartus® Prime Pro Edition 소프트웨어의 문제로 인해 전용 REFCLK_GXB 핀을 사용하여 IOPLL의 refclk를 클럭할 때 pll refclk 핀에 최소 펄스 폭 위반이 표시될 수 있습니다.
최소 펄스 폭 위반의 대상은 일반적으로 <refclk 핀 이름>~inputFITTER_INSERTED_FITTER_INSERTED~fpll_c0_div입니다.
오류를 방지하려면 다음 Synopsys* 설계 제약 조건 파일(.sdc) 제약 조건을 추가하십시오.
disable_min_pulse_width [get_cells <refclk 핀 이름>~inputFITTER_INSERTED_FITTER_INSERTED]