문서 ID: 000092301 콘텐츠 형태: 오류 메시지 마지막 검토일: 2022-11-18

하드웨어에서 실행할 때 O-RAN 인텔® FPGA IP 디자인 예제에서 Rx 프레임 오류 0x00000001 보고하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 인터페이스
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    하드웨어에서 25G 이더넷 하드 IP에 대한 O-RAN 인텔® FPGA IP 설계 예제를 실행할 때 시스템 콘솔 창에 오류가 표시됩니다.

    Rx 프레임 오류 0x00000001

    이 문제는 oran_agilex.tcl 스크립트가 오류 없이 공급되고, chkphy_status 명령이 실행되고, 클럭 주파수가 올바르게 설정되고 RX 주파수가 예상대로 잠겨 있을 때 발생합니다. 그러나 프레임 오류가 나타납니다.

    해결 방법

    이 문제를 해결하려면 Firecode 대신 RS-FEC(528,514)를 사용하여 이더넷 IP생성하고, 디자인을 다시 컴파일하고, 새로 생성된 파일로 FPGA 프로그래밍하고, 사용자 가이드에 설명된 대로 단계를 따르십시오. 이러한 변경 사항으로 RX 프레임 오류를 볼 수 없습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Agilex™ I-시리즈 FPGAs 및 SoC FPGAs

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.