설명
Quartus® Prime Pro Edition 소프트웨어 버전 22.1의 문제로 인해 PMA 너비가 16인 이중 너비를 활성화하면 컴파일 프로세스 중에 Agilex™ 7 FPGA 장치용 F-타일 PMA/FEC FPGA IP가 실패합니다. 로직 생성 단계에서 다음과 같은 오류 메시지가 나타납니다.
- 오류(21843): 충돌 0
- 오류(21843): 규칙: gdr_wrapper::topology_mapping_mux_rule @
- 오류(21842): 디자인에 사용된 IP 구성 요소의 설정이 충돌하기 때문에 지원 논리를 생성할 수 없습니다.
- 오류(21843): as.sw_topology != UX16E400GPTP_XX_DISABLED_XX_DISABLED || gdr.z1577a.topology == UX16E400GPTP_XX_DISABLED_XX_DISABLED
- 오류(21843): 규칙:gdr_virtual_channel::topo_and_stream_down_to_maib_adapter_tx_and_rx_fifo_mode_and_width_rules@ gdr
- 오류(21843): gdr.z1577a.topology !=UX16E400GPTP_XX_DISABLED_XX_DISABLED ||gdr.z1577a.u_e400g_top.e400g_stream15_tx_en == 거짓 ||gdr.z1577a.u_e400g_top.e400g_stream15_sys_clk_src !=E400G_STREAM15_SYS_CLK_SRC_XCVR ||
gdr.z1577a.u_e400g_top.e400g_stream15_tx_aib_if_fifo_mode !=E400G_STREAM15_TX_AIB_IF_FIFO_MODE_REGISTER ||gdr.z1577a.u_e400g_top.e400g_stream15_tx_excvr_if_fifo_mode !=E400G_STREAM15_TX_EXCVR_IF_FIFO_MODE_PHASECOMP ||
gdr.z1577a.u_e400g_top.e400g_stream15_tx_primary_use !=E400G_STREAM15_TX_PRIMARY_USE_DIRECT_BUNDLE ||{E400G_STREAM15_TX_XCVR_WIDTH_10,E400G_STREAM15_TX_XCVR_WIDTH_20,E400G_STREAM15_TX_XCVR_WIDTH_32} 내부의 gdr.z1577a.u_e400g_top.e400g_stream15_tx_xcvr_width - 오류(21843): as.sw_topology == UX16E400GPTP_XX_DISABLED_XX_DISABLED
- 오류(21843): user.bb_f_ehip_tx[0] ->MAC_LOOPBACK. PCSMAC.fgt_10g_single|directphy_f_0|dphy_hip_inst|persystem[0].perehip_tx[0].tx_ehip.x_bb_f_ehip_tx
- 오류 (21843) : is_used == TRUE 오류 (21843) : 위치 == E400G_25G_15
- 오류(21843): sys_clk_src== SYS_CLK_SRC_XCVR
- 오류(21843): tx_aib_if_fifo_mode == TX_AIB_IF_FIFO_MODE_REGISTER
- 오류(21843): tx_primary_use == TX_PRIMARY_USE_DIRECT_BUNDLE
- 오류(21843): tx_xcvr_width == TX_XCVR_WIDTH_16
이중 너비 모드에서 F 타일 PMA/FEC FPGA IP 지원하지 않기 때문에 이 문제가 발생합니다 = 16 타일 PMA 너비 = 16.
해결 방법
이 문제를 해결하려면 이중 너비 모드에서 PMA 너비 = 16 F-타일 PMA/FEC FPGA IP를 생성하지 마십시오.
지원되는 구성에 대한 자세한 내용은 F-타일 아키텍처 및 PMA 및 FEC Direct PHY IP 사용 설명서를 참조하십시오.