문서 ID: 000092315 콘텐츠 형태: 문제 해결 마지막 검토일: 2023-08-15

PTP가 활성화된 F-타일 이더넷 다중 속도 인텔® FPGA IP의 100GE-4, 100GE-2, 200GE-4 또는 400GE-8 FGT 재구성 가능 변형이 TX 및 RX TAM 카운터와 유효한 레지스터에 대해 항상 0을 읽는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.1, 100GE-4, 100GE-2, 200GE-4 또는 400GE-8의 문제로 인해 PTP가 활성화된 F-tile 이더넷 다중 속도 인텔® FPGA IP의 FGT 재구성 가능 변형은 다음 레지스터에 대해 항상 0을 읽습니다.

    • ptp_tx_uim_tam_info1[30:16]
    • ptp_tx_uim_tam_info1[31]
    • ptp_rx_uim_tam_info1[30:16]
    • ptp_rx_uim_tam_info1[31]
    해결 방법

    이 문제에 대한 해결 방법은 없습니다. PTP 소프트웨어 흐름에서 UI 조정 단계를 건너뛰는 것이 좋습니다.
    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.3부터 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Agilex™ FPGAs 및 SoC FPGAs

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.