문서 ID: 000092449 콘텐츠 형태: 문제 해결 마지막 검토일: 2023-08-15

외부 루프백에서 FGT PMA와 함께 F-Tile 이더넷 다중 속도 인텔® FPGA IP 사용하는 동적 재구성 설계 예에서 안정성 문제가 발생하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.3의 문제로 인해 FGT PMA와의 외부 루프백에서 F-타일 이더넷 다중 속도 인텔® FPGA IP 사용하는 동적 재구성 설계 예제에서 안정성 문제가 발생할 수 있습니다.

    사용 중인 정확한 다중 속도 변형에 따라 이러한 문제는 패킷 수 불일치, PTP 정확도 실패, PTP 준비 타임아웃, PTP 초기화 실패, 예기치 않은 PTP 상태 레지스터 값, RX PCS 준비 타임아웃, RX FEC 잠금 실패 또는 RX 패킷 유효 타임아웃으로 나타날 수 있습니다.

    해결 방법

    패치를 사용하여 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.3에서 이 문제를 해결할 수 있습니다.
    아래의 해당 링크에서 patch 0.11을 다운로드하여 설치한 다음 프로그래밍 파일을 다시 생성하십시오.

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 수정될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Agilex™ I-시리즈 FPGAs 및 SoC FPGAs

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.