설명
인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.3의 문제로 인해 F-tile 이더넷 인텔® FPGA Hard IP에 대한 다중 인스턴스 설계 예제의 재설정 로직이 부적절하게 구현되었습니다. 이로 인해 설계 예제를 처음 가져올 때 간헐적인 링크 오류가 발생합니다. 이 문제는 IP 변형에 관계없이 모든 다중 인스턴스 설계 예제에 존재합니다.
해결 방법
이 문제를 해결하려면 다음과 같이 하십시오.
- <design example name>/hardware_test_design/ 디렉토리로 이동합니다.
- eth_f_hw.v 파일을 엽니다. 이것은 디자인 예제의 최상위 수준입니다.
- 다음 줄을 변경합니다.
보낸 사람:
rst_n[i] = arst를 할당합니다.
받는 사람:
rst_n[i] = source_rst_n 할당;
- 디자인 예제를 컴파일합니다.
이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.4부터 해결되었습니다.