문서 ID: 000092512 콘텐츠 형태: 정오표 마지막 검토일: 2023-09-04

Questa*-인텔® FPGA Edition 시뮬레이터를 사용하여 F-타일 이더넷 인텔® FPGA Hard IP 디자인 예제 시뮬레이션이 실패하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • Questa*-인텔® FPGA에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.2, 22.3 및 22.4의 문제로 인해 F-타일 이더넷 인텔® FPGA Hard IP 디자인 예제 시뮬레이션이 Questa*-인텔® FPGA Edition 시뮬레이터를 사용하여 재설정 시퀀스에서 멈추는 것을 볼 수 있습니다.

    해결 방법

    해결 방법은 없습니다. 다른 시뮬레이터를 사용하여 시뮬레이션을 실행할 수 있습니다. 예를 들면 ModelSim* SE 또는 QuestaSim*과 같습니다.

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 23.1에서 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Agilex™ I-시리즈 FPGAs 및 SoC FPGAs

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.