문서 ID: 000092775 콘텐츠 형태: 오류 메시지 마지막 검토일: 2024-06-18

"경고: NUMERIC_STD" 경고가 여러 개 표시되는 이유는 무엇입니까? =": 메타 값이 감지되어 FIR II FPGA IP 코어를 시뮬레이션 할 때 FALSE를 반환합니까?

환경

  • 인텔® Quartus® Prime 디자인 소프트웨어
  • FIR II 인텔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    이러한 경고는 FIR II FPGA IP 코어 생성 파일 auk_dspip_avalon_streaming_source_hpfir.vhd에서 상태 머신을 구동하는 초기화되지 않은 데이터 카운터 신호로 인해 시뮬레이션 중에 발생합니다.

    해결 방법

    이러한 경고는 재설정 중에 상태 시스템이 알려진 상태로 구동되므로 기능적 문제를 일으키지 않을 것으로 예상됩니다.

    이 경고는 사용자가 무시해도 됩니다.

    이 문제는 Quartus® Prime 소프트웨어의 향후 릴리스에서 수정되지 않을 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 10 제품

    Cyclone® V FPGA 및 SoC FPGA
    인텔® Cyclone® 10 FPGA
    인텔® MAX® 10 FPGA
    인텔® Stratix® 10 FPGA 및 SoC FPGA
    Stratix® IV FPGA
    Stratix® V FPGA
    Arria® II FPGA
    Arria® V FPGA 및 SoC FPGA
    인텔® Arria® 10 FPGA 및 SoC FPGA
    Cyclone® IV FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.