문서 ID: 000092849 콘텐츠 형태: 오류 메시지 마지막 검토일: 2024-12-07

Windows*용 Quartus® Prime Standard Edition 소프트웨어 버전 22.1에서 Arria®10 EMIF IP Example Design 생성이 실패하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Standard Edition
  • 인텔® FPGA 시뮬레이션 도구
  • HPS 인텔® Arria® 10 FPGA IP용 외부 메모리 인터페이스
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    Windows*용 Quartus® Prime Standard Edition 소프트웨어 버전 22.1 이상의 문제로 인해 Arria® 10 FPGA EMIF IP 예제 설계 생성이 실패하고 다음 오류 메시지가 표시됩니다.

    "오류: emif_0: 시뮬레이션 예제 디자인을 생성할 때 오류가 발생했습니다. 자세한 내용은 make_sim_design_errors.log 참조하십시오."

    "오류: 예제 디자인<디자인 이름>을(를) 생성하지 못했습니다. 받는 사람: <예제 디자인 디렉터리>"

    "예제 디자인 생성: 오류와 함께 완료됨"

    해결 방법

    인텔® Arria® 10 EMIF IP 예제 설계 생성 시뮬레이션 중에 발생한 오류는 무시해도 됩니다. ModelSim-Altera® Edition 소프트웨어 및 Aldec® Riviera-PRO™용 시뮬레이션 파일 세트가 생성되고 시뮬레이션을 성공적으로 실행하기 위한 관련 설계 파일이 포함됩니다.

    추가 정보

    이 문제는 Quartus® Standard Edition 소프트웨어 버전 23.1에서 해결될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Arria®

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.