문서 ID: 000092940 콘텐츠 형태: 문제 해결 마지막 검토일: 2023-10-11

Intel Agilex® 장치의 F-타일에서 Serial Lite IV 설계 예제로 하드웨어 테스트를 실행할 때 오류가 발생하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.4 이하의 문제로 인해 Intel Agilex® 장치의 F-타일에 있는 Serial Lite IV 하드웨어 예제 설계의 .qsf 파일에 HSSI_PARAMETER 할당이 누락되었습니다. 따라서 외부 루프백 모드에서 하드웨어 테스트가 실패할 수 있습니다.


    해결 방법

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.4 이하에서 이 문제를 해결하려면 사용자가 .qsf 파일에 HSSI_PARAMETER 할당을 수동으로 추가하여 아래 값을 설정해야 합니다.

    txeq_main_tap, txeq_pre_tap_1, txeq_pre_tap_2, txeq_post_tap_1, rx_ac_couple_enable, rx_onchip_termination

    할당 값 및 예는 F-타일 아키텍처와 PMA 및 FEC Direct PHY IP 사용 설명서를 참조하십시오.

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 23.1에서 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Agilex™ I-시리즈 FPGAs 및 SoC FPGAs

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.