문서 ID: 000092970 콘텐츠 형태: 연결성 마지막 검토일: 2022-12-21

DFI 준수 사용자 정의 DDR4 컨트롤러와 인텔® FPGA DDR4 PHY 전용 IP를 연결하려면 어떻게 합니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 외부 메모리 인터페이스 인텔® Stratix® 10 IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    DFI를 준수하는 맞춤형 DDR4 컨트롤러 IP에는 인텔® FPGA DDR4 컨트롤러 IP와 동일한 IO 핀이 없습니다. 솔루션을 따라 DFI 준수 사용자 정의 DDR4 컨트롤러 IP 및 인텔® FPGA DDR4 PHY 전용 IP를 사용하여 DDR4 EMIF 인터페이스를 구현하십시오.

    해결 방법

    RAS/CAS/WE 신호는 DDR4 프로토콜당 ACT 신호를 사용하여 주소 신호 A[16:14]로 멀티플렉스됩니다. AFI 버스는 이러한 핀에 원시 액세스를 제공합니다.

    고객은 A[16:14]에 해당하는 AFI 신호를 ACT_N 낮을 때 A[16:14]의 DFI_ADDRESS 신호와 ACT_N 높을 때 RAS/CAS/WE에 매핑하는 작은 적응 논리를 사용해야 합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.