문서 ID: 000093023 콘텐츠 형태: 정오표 마지막 검토일: 2023-08-15

F-Tile PMA/FEC Direct PHY Multirate 설계 예의 50G-1 변형이 PMA Direct 50G로의 동적 재구성 전환을 완료한 후 시뮬레이션 실행 중에 verifier_error 신호 어설션을 만나는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.3의 문제로 인해 사용자는 PMA Direct 50G로의 동적 재구성 전환을 완료한 후 시뮬레이션 실행 중에 " data_error is detected at <simulation time>ns, PRBS Checker detected the error" 라는 메시지와 함께 verifier_error 어설션을 접할 수 있습니다.

해결 방법

해결 방법을 사용하려면 디자인 예제 구성 요소(testwrap_pma_direct.sv)의 RTL을 업데이트해야 합니다.

  1. 공통 폴더에 있는 testwrap_pma_direct.sv 파일을 엽니다.
  2. #361행으로 이동합니다.
  3. 교체

"enable_rx_verifier[i] = (enable_rx_verifier[i] == 1) ? 1 : rx_parallel_data[38+i*width_multiplier*80] & rx_parallel_data[118+i*width_multiplier*80] & rx_parallel_data[78+i*width_multiplier*80] & rx_parallel_data[79+i*width_multiplier*80] & rx_parallel_data[158+i*width_multiplier*80] & rx_parallel_data[159+i*width_multiplier*80];"

와 함께

"enable_rx_verifier[i] = rx_parallel_data[38+i*width_multiplier*80] & rx_parallel_data[118+i*width_multiplier*80] & rx_parallel_data[79+i*width_multiplier*80] make s& rx_parallel_data[159+i*width_multiplier*80];"

  1. testwrap_pma_direct.sv 파일을 저장하고 닫습니다.

이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.4부터 해결됩니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 2 제품

인텔® Agilex™ F-시리즈 FPGAs 및 SoC FPGAs
인텔® Agilex™ I-시리즈 FPGAs 및 SoC FPGAs

1

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.