문서 ID: 000093127 콘텐츠 형태: 연결성 마지막 검토일: 2023-08-09

Cyclone® V GX FPGA 장치에서 사용하지 않는 VREF 핀을 IO 핀으로 할당할 수 없는 이유는 무엇입니까?

환경

    인텔® Quartus® II 구독 에디션
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

사용되지 않는 VREF 핀은 Cyclone® V GX FPGA 디바이스에서 사용자 IO로 할당할 수 없습니다.

Cyclone® V GX FPGA 핀 연결 지침 7페이지: "VREF 핀을 사용하지 않는 경우 핀이 상주하는 뱅크의 VCCIO 또는 GND에 연결해야 합니다"를 참조하십시오.

해결 방법

Cyclone® V 장치 핸드북: /content/dam/www/programmable/us/en/pdfs/literature/hb/cyclone-v/cv_5v1.pdf(P17)에 있는 정보를 무시하십시오.
"사용자 I/O로 구성할 수 있는 사용되지 않는 전압 참조(VREF) 핀" 이라고 언급되어 있습니다.

대신 다음 링크에서 업데이트된 핸드북을 참조할 수 있습니다 https://www.intel.com/content/www/us/en/docs/programmable/683375/current/logic-array-blocks-and-adaptive-logic-24877.html

관련 자료

https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/hb/cyclone-v/cv_5v1.pdf

https://www.intel.com/content/www/us/en/docs/programmable/683375/current/logic-array-blocks-and-adaptive-logic-24877.html

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Cyclone® V GX FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.