문서 ID: 000093821 콘텐츠 형태: 문제 해결 마지막 검토일: 2023-11-29

VCS 시뮬레이터를 사용하여 PCI Express*용 R-타일 다중 채널 DMA 인텔® FPGA IP 설계 예제를 시뮬레이션할 때 오류가 발생하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.4의 문제로 인해 VCS 시뮬레이터를 사용하여 Intel Agilex® 장치에 대한 PCI Express* 설계 예용 R-타일 다중 채널 DMA 인텔® FPGA IP 시뮬레이션하려고 할 때 오류가 관찰됩니다.

    다음과 같은 오류 메시지가 표시됩니다.

    정보: 497636 ns DMA 읽기 시작... H2D

    정보: 500949 ns 대기열 재설정... 수행

    정보: 읽기 DMA에 대한 MSI-X 쓰기 저장을 기다리는 501149 ns........

    치명적: 4000000ns 비활성으로 인해 시뮬레이션이 중지되었습니다!

    실패: 치명적 오류로 인해 시뮬레이션이 중지되었습니다!

    실패: 오류로 인해 시뮬레이션이 중지되었습니다!

    $finish 파일 "./.. /.. //.. /.. /ip/pcie_ed_tb/dut_pcie_tb_ip/intel_rtile_pcie_tbed_100/sim/altpcietb_g3bfm_log.v", 144행.

    해결 방법

    이 문제에 대한 해결 방법은 없습니다.

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 23.1부터 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Agilex™ FPGAs 및 SoC FPGAs

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.