문서 ID: 000094002 콘텐츠 형태: 문제 해결 마지막 검토일: 2023-12-11

클럭 비디오 인터페이스에서 FRL(고정 속도 링크) 및 TMDS(전환 최소화 차동 신호) 모드가 있는 F-Tile HDMI 인텔® FPGA IP 디자인 예제가 작동하지 않는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
    HDMI*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.4의 문제로 인해 SystemPLL IP가 변경되어 rx_tmds_clk 토글되지 않거나 낮게 유지되지 않았습니다.

이 클럭이 올바르게 작동하지 않으면 TMDS(Transition Minimized Differential Signaling) 모드가 작동하지 않습니다.

해결 방법

인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.4에서 이 문제를 해결하기 위한 패치를 사용할 수 있습니다.

다음 링크에서 패치 0.04를 다운로드하고 설치합니다.

이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 수정될 예정입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® Agilex™ F-시리즈 FPGAs 및 SoC FPGAs

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.