문서 ID: 000094012 콘텐츠 형태: 오류 메시지 마지막 검토일: 2024-05-06

오류(21843): 규칙: gdrb_gdr_pcie_ip16::p f0_pci_msi_64_bit_addr_cap_rule @ gdr.z1577b.u_pcie_ss.u_ctop.ub_core16

환경

  • 인텔® Quartus® Prime Pro Edition
  • 인터페이스
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® Prime Pro Edition 소프트웨어 버전 22.4 이하의 문제로 인해 PCI Express*용 다중 채널 DMA FPGA IP가 "MSI 기능 활성화" 매개변수 비활성화 및 "MSI 64비트 주소 지정 활성화" 매개변수 활성화로 구성된 경우 위의 컴파일 오류가 발생합니다. MSI 기능을 사용하지 않도록 설정할 때 이 두 매개 변수를 모두 사용하지 않도록 설정해야 합니다.

    해결 방법

    이 문제를 해결하려면 아래 단계에 따라 IP 매개 변수 편집기에서 MSI 64비트 주소 지정 매개 변수를 해제하십시오.

    1. MSI Capability 매개변수를 활성화하여 64비트 주소 지정 매개변수에 액세스합니다(PCIe 설정>MCDMA 설정 아래)
    2. "MSI 64비트 주소 지정 사용" 매개 변수를 선택 취소합니다.
    3. "Enable MSI Capability" 매개 변수의 선택을 취소합니다.
    4. IP재생성하고 설계를 다시 컴파일합니다.

    이 문제는 Quartus® Prime Pro Edition 소프트웨어 버전 23.1부터 해결됩니다

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    인텔® Agilex™ FPGAs 및 SoC FPGAs
    인텔® Stratix® 10 FPGA 및 SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.