문서 ID: 000094032 콘텐츠 형태: 문제 해결 마지막 검토일: 2023-03-07

분석 및 합성 시간이 예기치 않게 긴 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.3 이전의 문제로 인해 SystemVerilog HDL 2-Dimensional(2D) 동적 어레이를 사용할 때 분석 및 합성 시간이 예기치 않게 길다는 것을 알 수 있습니다.

    예를 들어, SystemVerilog 2-Dimensional(2D) 동적 배열은 다음과 같은 result_add[0:5][0:1023]

     

     

    해결 방법

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.4부터 해결됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® 프로그래밍 가능 장치

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.