문서 ID: 000094227 콘텐츠 형태: 문제 해결 마지막 검토일: 2025-06-04

중요 경고(332049): altera_emr_unloader.sdc(14)에서 무시된 create_generated_clock: 인수 <targets> 가 빈 컬렉션입니다</targets>.

환경

    인텔® Quartus® Prime Standard Edition
    오류 메시지 등록 언로더 인텔® FPGAIP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® Prime Standard Edition 소프트웨어 버전 22.1의 문제로 인해 오류 메시지 등록 언로더 IP를 사용할 때 이 중요한 경고가 표시될 수 있습니다.

또한 오류 메시지 Register Unloader IP 를 사용할 때 아래와 같이 타이밍 분석기의 Unconstrained Paths Report(제한 없는 경로 보고서)에 보고된 무제한 클럭을 볼 수 있습니다. 이는 이 문제를 해결하지 못한 altera_emr_unloader.sdc의 제약 조건 때문입니다.

*|altera_emr_unloader:emr_unloader_component|current_state입니다. STATE_CLOCKHIGH

해결 방법

Quartus® Prime Standard Edition 소프트웨어 버전 22.1에서 이 문제를 해결하려면 다음 단계를 수행합니다.

  1. altera_emr_unloader.sdc 파일에서 줄 14를 주석으로 처리합니다.
  2. altera_emr_unloader.sdc 파일에 create_generated_clock 제약 조건을 추가합니다. 예를 들어:

create_generated_clock -name emr_unloader_STATE_CLOCKHIGH -source [get_pins {*|alt_fault_injection_component|alt_fi_inst|*oscillator|clkout}] [get_keepers { *|emr_unloader_component|current_state. STATE_CLOCKHIGH}]

이 문제는 Quartus® Prime Standard Edition 소프트웨어의 향후 릴리스에서 해결될 예정입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 3 제품

인텔® Stratix® 10 FPGA 및 SoC FPGA
인텔® Arria® 10 FPGA 및 SoC FPGA
인텔® Cyclone® 10 GX FPGA

1

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.