문서 ID: 000094247 콘텐츠 형태: 정오표 마지막 검토일: 2023-11-28

Cadence Xcelium* 시뮬레이터를 사용할 때 인텔® Stratix® 10 L/H-Tile 장치를 사용하는 24G 변형에 대한 CPRI 인텔® FPGA IP 설계 예가 시뮬레이션되지 않는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 인텔® CPRI
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.4 및 이전 버전의 문제로 인해 Cadence Xcelium* 시뮬레이터를 사용할 때 인텔® Stratix® 10 L/H-Tile 장치를 사용하는 24G 변형에 대한 CPRI 인텔® FPGA IP 설계 예가 시뮬레이션되지 않을 수 있습니다.

    해결 방법

    이 문제에 대한 해결 방법은 없습니다.
    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 수정될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 5 제품

    인텔® Stratix® 10 GX FPGA
    인텔® Stratix® 10 MX FPGA
    인텔® Stratix® 10 NX FPGA
    인텔® Stratix® 10 SX SoC FPGA
    인텔® Stratix® 10 TX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.