문서 ID: 000094549 콘텐츠 형태: 문제 해결 마지막 검토일: 2023-08-15

이더넷 서브시스템 인텔® FPGA IP 내의 PTP 패킷 분류기에 대한 AXI-Lite 비워드 정렬 레지스터 액세스가 제대로 작동하지 않는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 인터페이스
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 23.1의 문제로 인해 이더넷 하위 시스템 인텔® FPGA IP 내의 PTP 패킷 분류기에 대한 단어 정렬되지 않은 레지스터 액세스가 제대로 완료되지 않습니다.

    해결 방법

    이 문제에 대한 해결 방법은 없습니다. 패킷 분류기에 대한 모든 레지스터 액세스가 단어 정렬 주소로 수행되도록 해야 합니다.
    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 23.2에서 수정되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Agilex™ F-시리즈 FPGAs 및 SoC FPGAs

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.