인텔® Quartus® Prime Pro Edition 소프트웨어 버전 23.1을 사용할 때 PCI Express* 설계용 F-타일 Avalon® 스트리밍 인텔® FPGA IP가 있는 Intel Agilex® 7 장치에 다음과 같은 Quartus® 타일 로직 생성 중요 경고 메시지가 표시될 수 있습니다.
위험 경고(23469): dut|dut|pcie_hip_top_f_inst|pcie_hip_bb_f_inst|f_ux_inst0|x_bb_f_ux_tx 블록에 다음 매개 변수가 설정되지 않았습니다.
Info(23470): 매개 변수 txeq_main_tap
Info(23470): 매개 변수 txeq_post_tap_1
Info(23470): 매개 변수 txeq_pre_tap_1
Info(23470): 매개 변수 txeq_pre_tap_2
위험 경고(23469): dut|dut|pcie_hip_top_f_inst|pcie_hip_bb_f_inst|f_ux_inst0|x_bb_f_ux_rx 블록이 다음 매개 변수를 설정하지 않았습니다.
Info(23470): 매개 변수 rx_ac_couple_enable
Info(23470): 매개 변수 rx_onchip_termination
Info(23470): 매개 변수 rxeq_dfe_data_tap_1
Info(23470): 매개 변수 rxeq_hf_boost
Info(23470): 매개 변수 rxeq_vga_gain
송신기 경고를 제거하려면 다음과 유사한 제약 조건을 추가해야 합니다. PCI Express*용 Avalon® 스트리밍 인텔® FPGA IP는 링크 교육 프로세스 중에 이러한 값을 덮어씁니다.
set_instance_assignment -name HSSI_PARAMETER "txeq_main_tap=0" -to hip_serial_tx_p_out0 -entity pcie_ed
set_instance_assignment -name HSSI_PARAMETER "txeq_pre_tap_1=0" -to hip_serial_tx_p_out0 -entity pcie_ed
set_instance_assignment -name HSSI_PARAMETER "txeq_pre_tap_2=0" -to hip_serial_tx_p_out0 -entity pcie_ed
set_instance_assignment -name HSSI_PARAMETER "txeq_post_tap_1=0" -to hip_serial_tx_p_out0 -entity pcie_ed
수신자 경고를 제거하려면 다음과 유사한 제약 조건을 추가해야 합니다.
set_instance_assignment -name HSSI_PARAMETER "rxeq_dfe_data_tap_1=0" -to hip_serial_rx_p_in0 -entity pcie_ed
set_instance_assignment -name HSSI_PARAMETER "rxeq_hf_boost=32" -to hip_serial_rx_p_in0 -entity pcie_ed
set_instance_assignment -name HSSI_PARAMETER "rxeq_vga_gain=32" -to hip_serial_rx_p_in0 -entity pcie_ed
set_instance_assignment -name HSSI_PARAMETER "rx_ac_couple_enable=ENABLE" -to hip_serial_rx_p_in0 -entity pcie_ed
set_instance_assignment -name HSSI_PARAMETER "rx_onchip_termination=RX_ONCHIP_TERMINATION_R_2" -to hip_serial_rx_p_in0 -entity pcie_ed
이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어의 향후 버전에서 수정될 예정입니다.