설명
인텔® Quartus® Prime Pro Edition 소프트웨어 버전 23.1의 문제로 인해 i_rst_n i_reconfig_reset 동시에 주장할 때 Avalon 메모리 매핑 인터페이스 읽기 트랜잭션이 진행 중인 경우 F-tile Ethernet 인텔® FPGA Hard IP "이더넷 재구성" 클라이언트 인터페이스에 대한 데이터 리디백이 손상됩니다. 이 경우 기본 이더넷 하드 IP에서 다시 읽는 첫 번째 데이터가 유효하지 않습니다.
해결 방법
이 문제를 해결하려면 f-tile Ethernet 인텔 FPGA Hard IP Avalon 메모리 매핑 인터페이스 읽기 트랜잭션 중에 i_rst_n 및 i_reconfig_reset 동시에 주장하는 경우, 첫 번째 읽기 트랜잭션의 읽기 데이터를 무시하고 적절한 읽기 데이터 값을 얻기 위해 동일한 위치에 추가 읽기를 수행해야 합니다.