문서 ID: 000094656 콘텐츠 형태: 오류 메시지 마지막 검토일: 2023-10-17

오류(14566): Fitter는 <amount> 기존 제약 조건( LVDS_CHANNEL(s))과의 충돌로 인해 주변 구성요소를 배치할<amount> 수 없습니다.</amount></amount>

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    여러 뱅크를 포괄하는 TX LVDS SERDES로 설계를 컴파일하려고 할 때 "오류(14566): Fitter가 기존 제약 조건(<> LVDS_CHANNEL amount>(s))과의 충돌로 인해 <amount 주변 구성요소를 배치할 수 없습니다 ." 오류가 표시됩니다.

    채널이 SERDES IP 블록에 매핑된 첫 번째 채널과 PLL과 동일한 뱅크에 배치되지 않은 경우 오류가 표시됩니다. 예를 들어, 핀은 뱅크 3B, 3C 및 3D에 할당되고, PLL에 대한 참조 클럭은 뱅크 3C의 CLK 핀에 할당됩니다.

    배열은 다음과 같습니다.

    3A: tx_data[0..15]

    3B: tx_data[16..38]

    3C: tx_data[39..51]

    해결 방법

    이 문제에 대한 해결 방법을 얻으려면 현지 응용 프로그램 엔지니어에게 문의하고 버그 ID: 15012251590를 알려주십시오.

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 수정될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA
    인텔® Arria® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.